文章

浅谈Cadence电路板设计、EDA软件二次开发在PCB设计中应用(三)

2020-10-23石恒荣 李享 梁群

3986阅
EDA软件平台二次开发在PCB设计中起到了重要作用。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。
    随着电子产品的日益增多,PCB行业的技术要求也越高,对于软件的要求就更高。Cadence公司在EDA领域处于国际领先地位,旗下PCB设计领域有市面上众所周知的OrCAD 和Allegro SPB两个品牌。Allegro SPB为Cadence公司自由品牌。经过10余年的整合,Allegro覆盖中高端市场,与Mentor和Zuken竞争。而EDA软件平台二次开发在PCB设计中起到了重要作用。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。

       前文回顾

       浅谈Cadence电路板设计、EDA软件二次开发在PCB设计中应用(一)
       
       
浅谈Cadence电路板设计、EDA软件二次开发在PCB设计中应用(二)

       二、网表导入

    File-->Import-->Logic(图49)

图49
图49
 
    三、设置规则

       规则设置分为SpacingRules和Physical Rules。Spacing Rule决定元件、线段、管脚和其他的布线层保持多远的距离;Physical Rule决定使用多宽的线段和在布线中采用什么类型的贯穿孔。在网络与元件或分组网络与元件中采用不同的布线。如图50、51、52、53。

图50
图50
图51
图51
图52
图52
图53
图53
 

    四、布局
 
    在设计中,布局是一个很重要的环节。布局的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是PCB设计成功的第一步。

       布局的方式分两种:一种是交互式布局,另一种是自动布局。一般是在自动布局的基础上用交互式布局进行调整。在布局时还可根据走线的情况对门电路进行再分配。
 
    首先,要考虑PCB尺寸大小,PCB尺寸过大时印制线路长,阻抗增加,抗噪声能力下降,成本也会增加;过小,则散热不好,且临近走线易受干扰。其次,在确定PCB尺寸后,要确定特殊元件的位置。最后,根据电路的功能单元,对电路的全部元件进行布局。
 
    1. 在确定特殊元件的位置时要遵守以下原则:
 
    (1) 尽可能缩短高频元件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元件不能相互挨得太近,输入和输出元件应尽量远离。
 
    (2) 某些元件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电导致意外短路。带强电的元件应尽量布置在调试时人体不易接触到的地方。
 
    (3) 重量超过15g的元件,应当用支架加以固定,然后焊接。那些又大又重、发热量多的元件不宜装在电路板上,而应装在整机的机箱底板上且应考虑散热问题,热敏元件应远离发热元件。
 
    (4) 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
 
    (5) 应留出电路板的定位孔和固定支架所占用的位置。
 
     2. 根据电路的功能单元对电路的全部元器件进行布局时,要符合以下原则:
 
    (1) 按照电路中各个功能单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。
 
    (2) 以每个功能单元的核心元件为中心,围绕它们来进行布局。元件应均匀、整齐、紧凑地排列在PCB 上,尽量减少和缩短各个元件之间的引线和连接。
 
    (3) 对于高频电路,要考虑元件之间的分布参数。一般电路应尽可能使元件平行排列。这样,不但美观,而且焊接容易,易于批量生产。
 
    (4) 位于电路板边缘的元件,离电路板边缘一般不小于2mm,电路板的最佳形状为矩形长宽比为3:2或4:3。电路板面尺寸大小200mm×150mm时,应考虑电路板的机械强度。
 
    3. 布局后要进行一下严格的检查:
 
    (1) 印制板的尺寸是否与加工图纸尺寸相符?能否符合 PCB 制造工艺要求?有无定位标志?
 
    (2) 元件在二维、三维空间上有无冲突?
 
    (3) 元件布局是否疏密有序?排列整齐?是否全部布完?
 
    (4) 需经常更换的元件能否方便的更换?插件板插入设备是否方便?
 
    (5) 热敏元件与发热元件之间是否有适当的距离?
 
    (6) 调整可调元件是否方便?
 
    (7) 在需要散热的地方,是否装了散热器?空气流动是否通畅?
 
    (8) 信号流程是否顺畅且互联最短?
 
    (9) 插头、插座等与机械设计是否矛盾?
 
    (10) 线路的干扰问题是否有所考虑?

       五、铺铜
 
    1. 正片和负片
 
    创建铺铜区域有两种方法 ——负片 (Negative Image) 和正片 (Positive Image),如图 54、55。

图54
图54
图55
图55
 
    (1) 负片 (Negative Image)

       优点:当使用Vector Gerber格式时,artwork文件要求将这一覆铜区域分割得更小,因为没有填充这一多边形的必要数据。这种铺铜区域的类型更加灵活;可在设计进程的早期创建,并提供动态的元件放置和布线。
 
     缺点:必须为所有的热风焊盘 (thermal relief) 建立flash符号。

       (2) 正片 (Positive Image)

       优点:Allegro 以所见即所得方式显示。
 
    缺点:如果不是生成 rasterized 输出,artwork 文件要求将覆铜区域划分得更大,因为需将矢量数据填充到多边形。同时,也需要在创建artwork之前在不存shape填充问题。改变元件的放置并重布线之后,必须重新生成shape。
 
    Polygon:添加多边形 shape
 
    Retangular:添加矩形 shape
 
    Circular:添加圆形 shape
 
    (3) 动态铜箔和静态铜箔
 
     动态铜箔在走线或者移动元件、添加VIA的时候能够产生自动避让效果。而静态铜箔必须手动设置避让。
 
    (4) 分割平面
 
    分割平面指有实铜的正片或负片在一个电路板上被分割成2个或者更多区域,并连接不同的电压网络,如图56所示。
 
图56
图56

       六、布线
 
    在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的。在整个PCB设计中,以布线的设计过程限定最高、技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线三种。布线的方式也有 2 种,即自动布线和交互式布线。在自动布线之前,可以用交互式布线预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,相邻层的布线要互相垂直,平行容易产生寄生耦合。
 
    1. 典型存储器的布线要求,例如 DDR/SDRAM等
 
    2. 高速信号线的布线要求
 
    3. 电源布线宽度
 
    4. 敏感信号布线的要求
 
    5. 等长的处理

       七、后处理
 
    1. 建立artwork文件
 
    执行 Manufacture -->Artwork(图 57、58)
 
图57
图57
图58
图58
 
     设定底片层面&参数 , 执行Manufacture-->Artwork(图59)

       生成Apertures file ( 执行Manufacture-->Artwork-->Apertures); 生成Gerber file (执行Manufacture-->Artwork-->Create Artwork)。 如图 60、61、62、63、64、65。
 
图60
图60
图61
图61
图62
图62
图63
图63
图64
图64
图65
图65

    产生Nc-Drill Data file的操作步骤,设定参数&生成Nc-Drill Data file,如图66、67、68。
 
图66
图66
 图67
图67
图68
图68

    也可以将层叠设置好后,使用EDA skill的自动创建artwork来自动创建。
 
    2.Gerber File Check list
 
    (1) 钻孔符号及尺寸是否正确,出图前务必要重新产生一次并要修改椭圆钻孔尺寸。
    (2) 层面的各参数定义是否正确
 
    (3) 重铺内层并隔离以确定信号正确性及是否被via打断
 
    (4) 改板时必须和之前版本进行Compare Check
 
    (5) 设计项目命名:版次是否正确
    Project name:gerber,table-tb
    Market name
 
    (6)Gerber and Ncdrill 整数位 / 小数位设置为 (5/5)
 
    第四章:PCB 设计规范

       一、文字面设计规范
 
   1. 前序准备
 
   A、Change整块板的字体为2号字体,操作步骤:
   a.colorAll invisibleComponent/Ref Des/silkscreen
   b.changeText(2 号字体 )
 
   B、开启层面:Board Geometry/silkscreen,Package,Geometry/silkscreen,Package Geometry soldermask, ref/silkscreen, via
 
   C、设定字体 
   步骤:Setup → Text Size
 
 
设定字体
 
    D、格点:10:10, 15:15,5:5( 一般以摆放 10:10,对齐15:15,微调5:5)
    步骤:SetupGrid  快捷键 F9  5:5   F10  10:10  F11 15:15
 
    E、由上而下,由左而右,先 Top后Bottom 顺序编排
 
    2. 一般要求
 
    A、两个文字方向:上或下,左或右
 
    B、一般零件使用2号字体,DIP零件用3号字体
 
    C、所有零件文字必须摆在零件丝印外面 ( 光学点,MB中螺丝孔文字删除 )
 
    D、区分零件文字与脚号 (PIN) 的文字
 
    E、文字不可压VIA,测试点,PIN(压VIA以可辩识,注意 0,6,8,9,A,B,D,O,P,Q,R 等易混淆字 )
 
    F、同一类型零件文字保持位置一致,整齐统一
 
    G、基本原则:就近,整齐 ( 前后左右均需对齐 ),易辨识;横向零件,文字横向,竖向零件,文字竖向
 
    H、间距要求:文字与文字,文字与PIN,文字与零件丝印,文字与文字框线至少保持5mil间距;文字与Outline间距至少10mil间距
 
    I、极性零件:电解电容,电池,二极体,Speaker正极标示清楚
 
    3. 脚号 (PIN) 文字要求
 
    A、同一个零件PIN文字方向一致,摆放整齐,IC,BGA摆放零件丝印外面,DIP之脚号文字可摆放零件丝印内
 
    B、IC,BGA,DIP第一PIN标示清晰易辨
 
    C、IC,BGA保持各角之数组脚号
 
    D、双排DIP应标示四周前后一脚号
 
    E、三极管,Most管摆出零件丝印外
 
    4. 文字框使用
 
    A、使用文字框标示
    层面:Package Geometry/silkscreen
    要求:格点5:5 线宽5mil  角度90
 
    B、框线不压PIN,测点
 
    C、依距离短可以框线连接或箭头指示文字 
 
    D、文字标示依从上而下,从左而右顺标示,不可重复;尽量少使用

    二、高速信号走线规则
    随着信号上升沿时间的减小、信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的关注。
 
    高速PCB设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。
 
    规则一:高速信号走线屏蔽规则
 
    如图69所示,在高速的PCB设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都是会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。
图69
图69
 
    规则二:高速信号的走线闭环规则

       由于PCB板的密度越来越高,很多PCB LAYOUT工程师在走线的过程中,很容易出现这种失误,如图70所示。
 
图70
图70

       时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加 EMI 的辐射强度。

    规则三:高速信号的走线开环规则
 
    规则二提到高速信号的闭环会造成EMI辐射,同样的开环同样会造成EMI辐射,如图71所示。

图71

    时钟信号等高速信号网络,在多层的PCB走线的时候产生了开环的结果,这样的开环结果将产生线形天线,增加EMI的辐射强度。在设计中我们也要避免。
 
    规则四:高速信号的特性阻抗连续规则
 
    高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射,如图72所示。

图72
图72

       也就是:同层的布线的宽度必须连续,不同层的走线阻抗必须连续。
 
    规则五:高速 PCB 设计的布线方向规则

       相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射,如图73所示。
 图73
图73
 
    相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。
 
    规则六:高速PCB设计中的拓扑结构规则
 
    在高速PCB设计中有两个最为重要的内容,就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下,可以说拓扑结构是否合理直接决定产品是成功还是失败。
 
    图74所示就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几 Mhz 的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。

 图74
图74
 
    规则七:走线长度的谐振规则
 
    如图75所示,检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。
 
 图75
图75
 
    规则八:回流路径规则
 
    如图76所示,所有的高速信号必须有良好的回流路径。尽可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。
 
图76
图76

       规则九:器件的退耦电容摆放规则
 
    如图77所示,退耦电容摆放的位置非常重要。不合理的摆放位置,根本起不到退耦的效果。退耦电容的摆放的原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。
 
图77
图77
 
    三、布局、布线设计规范
 
    1. 布局的基本顺序
 
    (1) 根据结构图,绘制板框
 
    (2) 绘制全局器件禁布区,一般距离板边3~5MM(Area/Package Keepin),绘制其它有特殊要求的禁布区域 (Area/Package Keepout)
 
    (3) 布局有结构要求的器件
 
    (4) 布局主要器件及其它元器件
 
    (5) 布局优化
 
   (6) 单板基准点放置
 
   (7) 层叠设计
 
   (8) 阻抗设计
 
    2. 布线
 
    (1) 布线的基本原则
 
    1)Fixed的结构定位器件不能移
 
    2) 布线满足PCB加工工艺要求的线宽线距。
 
     3) 布线时信号线尽量远离板边,至少20mil(通常以ANTI ETCH为准 )
 
    4) 线尽量短、直、少过孔、不跨分割线;
 
    5) 布线不超 PIN 宽。如图78所示:
 
图78
图78
 
    6) 走线和焊盘连接要对称走线。如图79所示:
 
图79
图79

    7) 连接密间距SMD焊盘引脚时,应从焊脚外部连接,不允许在焊脚中间直接连接。如图80所示:

图80
图80

    8) 器件走线应从焊盘端面中心位置连接。如下图所示:

图81
图81
 
    9) 为保证走线和过孔连接的可靠性,弥补钻孔偏差的影响,推荐所有走线和过孔的连接处采用下述三种方法处理:Filleting(teardrop),Corner Entry,Key Holing。如图82所示:
图82
图82

        10) 层面规划合理,横平竖直,相邻层不平行走线或相邻层平行布线的平行长度≤1000mil;
 
    11) 所有信号线尽量以地平面为参考,重要信号 ( 如时钟信号 ) 一定要以地平面为参考。
 
    12) 表面除短的互连线和Fanout的短线外,信号线尽可能布在内层;
 
    13) 电源、重要信号须优先处理;
 
    14) 同组线一起引出,最好是同组同层完成布线;
 
    15) 布线分区明确,区内信号不跨区处理,强干扰与敏感信号分开;
 
    16) 走线无多余线头、无多余 VIA、不闭环、尽量扩大间距。
 
    17) 无孤立铜皮,散热片 / 器作接地处理;
 
    18) 布线无 DRC 错误,无同名网络错误;
 
    19) 所有信号线必须倒角,倒角角度为 45 度,特殊情况除外;
 
    20) 无通孔或机械盲孔上焊盘;
 
    (2) 布线的基本顺序
 
    布线需遵循的顺序简单而言:规则优先;关键信号线优先;密度优先:即从单板上连线最密集的区域开始布线。
 
    1) 规则设置
 
    A、定义禁布区;
    B、物理、电气规则的定义合理完备,改板设计时应注意确认设置的合理性。DRC 参数、选项设置正确。详见附录 I《规则设置》。
 
    C、过孔、盲、埋孔设置正确,BGA下所使的过孔设置正确。
 
    2) 整体布线进行规划
 
    A、关键器件的布线通道,包括连接器、BGA封装器件;
 
    B、整板关键信号的布线通道、布线层面,多节点总线在布线时如何满足拓扑要求;
 
    C、认禁布区对附近布线通道的影响;
 
    D、走线层的规划 , 尽量做到横纵分明 , 相邻层不叠加。
 
    3) 电源,地分割FANOUT
 
    A、整板电源、地、芯片core电源的分割:电源、地分割方式简捷合理,正确分割线宽度一般应大于40MIL,对于区域小的分割线宽度大于 20MIL,且与光绘文件一致; 并已经使用 20H 规则,保证电源通道,其它电源的处理层面,输入和输出要同样处理;
 
    B、在全面布线前,需要对BGA封装的器件进行fanout;
 
    C、电源/地的PIN脚应在布线前做好FANOUT以留出空间;电源、地Fanout长度≤200mil,且尽可能加粗;
 
    4) 控制信号线及其它走线,在不干扰重要信号情况下完成连接即可。
 
第二篇:EDA Skill 二次开发的应用
 
    案例一:自动调整丝印
 
    将所有丝印按照要求的字号,旋转角度来经行摆放,这样可以节约设计者的时间,提高设计效率。选择EDA-SKILLTOOLS--TEXT--TEXT AUTOM-ANAGE命令,如图83、84所示,出现窗。
 
图83
图83
图84
图84
 
    选择相应的丝印层面,丝印朝向原则一般top层按照0和90度方向,bottom层支持0和270度方向,点击开始命令后,该层丝印会按照器件方向自动调整。如图85、86所示。
 
图85
图85
图86
图86
 
    案例二:自动添加管脚pin号

 
    快速实现管脚丝印标示的添加执行EDA-SKILLTOOLS--TEXT--TEXTADD PIN NUM
点击需要添加的器件管脚,这样会出现pin number,这个功能添加的text,top层在package geometry silkscren_top Bottom 层在 package geometry silkscren _bottom这样可以方便装配时识别位置。添加后效果图87所示。
 
图87
图87
 
    案例三:自动设置gerber参数
 
    自动完成光绘层的参数设置,执行命令EDA--SKILL TOOLS --GERBER---GERBER SETUP命令。出现自动设置光绘参数,如图88所示。
 
图88
图88
 
    光绘格式分别有274D和274X格式,点击设置按钮,即可完成对光绘参数设置,效果图89所示。
 
89
图89
 
    案例四:高速差分孔创建禁铜区@ Create DiffVia Keepout
 
    功能说明:针对高速差分过孔创建一个禁布铜区域,实现一个高速隔离盘

       操作步骤:“EDA-Skill Tools-Create DiffVia Keepout”命令,或者在allegro的命令栏“Command>”输入“create diffpair keepout” 来调取此功能执行上述命令后,在创建的层面中选择禁布层,默认为“ALL” 层,在避让间距参数里输入避让距离,默认为 10mil( 比焊盘大10mil), 点击“创建”按钮,在 PCB 中框选一对差分孔或焊盘,即可创建一个高速隔离焊盘,效果如图90所示。

图90
图90
 
    此功能针对正片铜箔隔离,如为负片,则需要用Antietch 进行创建隔离盘。
 
    案例五:高速差分孔创建 AntiEtch 隔离线@Create DiffVia AntiEtch
 
    功能说明:针对高速差分过孔创建一个禁布铜区域,实现一个高速隔离盘
 
    执行“EDA-Skill Tools-Create DiffVia AntiEtch”命令,或在Allegro的命令栏“Command>”输入“create diffpair antietch” 来调取此功能。
 
    执行上述命令后,在创建的层面中选择禁布层,默认为“ALL” 层,在避让间距参数里输入避让距离, 默认为10mil( 比焊盘大10mil), 点击“创建”按钮,在PCB中框选一对差分孔或焊盘,即可创建一个高速隔离焊盘,效果如图91所示。
 
图91
图91
 
    案例六:PCB 全自动检查 @ Auto CheckList
 
    全自动进行系统检查
 
    快捷命令:CK
 
    操作步骤
 
    执行“EDA-Skill Check-Auto CheckList” 命令,或者在 Allegro 的命令栏“Command>” 输入“ck”出现“系统自动检测工具”对话框,如图92所示。
 
图92
图92
 
    点击“开始检查”按钮,将对勾选项内容进行检查,当某项检查内容出现问题时,红色背影字会提醒用户,并在检查结果中出现“ERROR”字样,在数量统计中显示问题个数,通过每项检查内容中最后一栏打开程序,可进行单独检查。当某项检查内容无问题时,绿色背影字会提醒用户,并在检查结果中出现“OK”字样,在数量统计中显示0。
 
自动检查完毕后会自动弹出一个 report 窗口,该report 包括;器件信息,焊盘信息,网络连接信息,密度信息,线宽信息,钻孔信息和厚径比信息等。点击“输出检查报告”按钮,可检查结果以Html格式进行输出。检查效果如图93所示。
 
图93
图93

       结论
 
    随着工程技术的电子化、集成化和系统化的迅速发展,电路设计已经进入一个全新的时代,尤其是高速电路设计已成为电子工程技术发展的主流。Cadence完善的集成设计系统和强大的功能符合高速电路设计速度快、容量大、精度高等要求,使它成为PCB设计方面的优秀代表。
 
    EDA技术的二次开发,给实际设计工作提高了速度,并且提高了精准度。
 
    参考文献:
    [1] 王超 , 胡仁喜.Cadence 16.6电路设计[M].ISBN 978-7-115-41188-4.人民邮电出版社.2016
    [2] 周润景 , 袁伟亭 .Cadence 高速电路板设计[M].ISBN 7-121-02451-9.电子工业出版社.2006
    [3] 周润景 , 王洪艳 .EDA 应用技术之 Cadence 高速电路板设计[M].ISBN 978-7-121-25049-1. 电子工业出版社.2015
责任编辑:杨培
本文来源于互联网,e-works本着传播知识、有益学习和研究的目的进行的转载,为网友免费提供,并以尽力标明作者与出处,如有著作权人或出版方提出异议,本站将立即删除。如果您对文章转载有任何疑问请告之我们,以便我们及时纠正。联系方式:editor@e-works.net.cn tel:027-87592219/20/21。
读者评论 (1)
  • teamczyx7-15
    万能发帖软件 www.teamczyx.com
以上网友发言只代表个人观点,不代表本网站观点或立场。
请您登录/注册后再评论