随着当下算力需求日益提升,芯片集成度越来越高,半导体工艺制程的推进逐渐逼近物理极限,尤其是在往5nm、3nm以下先进制程推进时阻力陡增,所付出的成本代价越来越大。人们亟需一种方法来缓解后摩尔时代带来的算力焦虑。Chiplet(芯粒)技术就这样应运而生。本文将从Chiplet的概念、发展历程、优势及应用几方面来讲述Chiplet技术。
芯片作为现代电子设备的核心组件,是决定各类电子产品性能的关键。芯片制造则是一个复杂精密的过程,涉及高度先进的技术。在过去数十年间,全球芯片制程的推进一直遵循着一条“黄金定律”——摩尔定律。其指出,每隔18-24个月,同一块芯片上所容纳的晶体管数量就会翻倍,芯片性能随之翻倍,而价格不变。相当于每隔一段时间,用同样的成本就能获得性能翻倍的产品。
然而,随着当下算力需求日益提升,芯片集成度越来越高,半导体工艺制程的推进逐渐逼近物理极限,尤其是在往5nm、3nm以下先进制程推进时阻力陡增,所付出的成本代价越来越大。人们亟需一种方法来缓解后摩尔时代带来的算力焦虑。Chiplet(芯粒)技术就这样应运而生。
Chiplet技术作为一种新兴的芯片设计和制造方法,为芯片产业带来了新的未来,近年来其备受关注,应用领域也不断拓展。本文将从Chiplet的概念、发展历程、优势及应用几方面来讲述Chiplet技术。
认识Chiplet
Chiplet又称“小芯片”或“芯粒”,是一种预制具有特定功能,可组合集成的晶片。Chiplet技术将一个功能丰富的大面积裸片拆分成多个满足特定功能的小裸片(die),通过die-to-die内部互联技术,将多个模块芯片与底层基础芯片封装在一起,最终组成一个系统芯片。
Chiplet与目前主流的SoC(System on a Chip)系统级芯片不同。SoC也叫片上系统,是将具有相同工艺制程的功能模块(如CPU、GPU等)整合于同一片硅片上形成一个系统。而Chiplet则是将SoC解构,分为功能不同、制程不同的独立小芯片,再用先进封装技术将这些独立小芯片重组为一块系统芯片。
除了SoC外,SIP(System In Package,系统级封装)也是芯片领域我们所耳熟的名词,其与Chiplet有些相似,都是实现模块化、异构集成的有效手段,但二者本质不同。
SIP实际上更侧重于封装形态,其是将数个不同制程的模块,通过异质整合技术进行连接,整合于同一个封装壳内,从而实现一个完整系统。而Chiplet的本质仍属于芯片范畴,是将各种独立设计制造的小芯片进行灵活组装,搭建成一个系统芯片。
综上所述,可以理解为Chiplet相当于将SoC进行解构,分成多个独立小模块各自进行工艺制造,再通过内部互联和先进封装技术将这些小模块重组成一个SoC芯片或SIP的等效系统。
Chiplet的发展历程
Chiplet从早期的理论探索逐步发展到如今越来越广泛的应用,成为突破摩尔定律限制、提升芯片性能的关键技术,经历了多个关键发展阶段。
概念原型。实际上,被称为摩尔定律“拯救者”的Chiplet的原始理念是与摩尔定律一同诞生的,1965 年Gordon Moore在国际电信联盟IEEE的学术年会上提交了一篇论文,在此文中他提出了带给世界深远影响的摩尔定律,同时在此文中他还指出,用较小功能构建大型系统更经济,这些功能单独包装和连接,这便是Chiplet最初的概念原型。
早期概念与雏形初现。随着集成电路和半导体封装技术的不断发展,20世纪70年代兴起了一种先进的混合集成电路技术,由多个同质或异质的较小芯片组成大芯片,被称为多芯片模组(MCM)技术,这即是Chiplet的早期概念。2010年,时任台积电研发副总裁的蒋尚义先生提出区别于传统封装的方法——通过半导体互联技术连接两颗芯片,并将其定义为先进封装。后来华为海思与台积电于2014年合作的64位Arm架构服务器处理器Hi16xx,采用了台积电异构封装工艺,被视为Chiplet技术的一种早期应用。2015年,Marvell 创始人周秀文在ISSCC 2015大会上提出Mochi(Modular Chip,模块化芯片)架构的概念,成了Chiplet的早期雏形。
快速发展。工业界从2016年左右就在逐步尝试基于Chiplet的芯片设计,AMD、Intel、英伟达等国际芯片巨头纷纷入局Chiplet,国内也有越来越多的公司在产品中应用Chiplet,Chiplet技术进入快速发展阶段。
建立互联标准。随着Chiplet的应用不断拓展,人们逐渐意识到碎片化、定制化的行业标准会降低Chiplet的设计和制造效率,限制相关的行业合作与技术创新,对其未来发展十分不利。而为了建立一个开放、可互操作的Chiplet生态系统,2022年3月,由Intel、AMD、ARM、ASE等十大行业巨头共同开发制定的开放行业互联标准UCIe(Universal Chiplet Interconnection Express)正式推出。同年12月,中国首个原生Chiplet技术标准——《小芯片接口总线技术要求》团体标准,也正式通过审定并发布。
IEEE 启动 Chiplet标准制订工作。全球各种团体标准的制订仍未能完全解决Chiplet的互联问题,因此有必要制订国际性的统一互联标准。2024年3月20日,由多名Chiplet技术专家组成的IEEE chiplet interface circuit 研究工作组通过了IEEE NesCom(IEEE新标准委员会)的立项评审和IEEE SASB(IEEE标准组织董事会)的批准,正式开始Chiplet标准的制订工作。
时间 |
主要发展历程 |
2010 |
蒋尚义提出通过半导体互联技术连接两颗芯片的先进封装定义 |
2015 |
周秀文提出Mochi架构的概念 |
2016 |
工业界开始逐步尝试基于Chiplet的芯片设计 |
2022 |
UCle和《小芯片接口总线技术要求》团体标准被正式推出 |
2024 |
IEEE 启动 Chiplet标准制订工作 |
Chiplet的优势
相较于传统芯片技术,Chiplet具有多个显著的优点,这些优点使其在芯片设计和制造领域展现出独特优势。
灵活性高,可扩展性强。Chiplet把单芯片设计变成了多芯片模块化设计。它将一块大裸片拆分成多个die进行设计、制造和测试,设计出的die再根据不同需求进行组合,类似于搭建乐高积木,通过一组小裸片混搭成一个“类乐高”的组件,能设计出满足各种功能或体积要求的芯片,这种灵活性使得Chiplet在应对复杂数据处理和计算任务时更具优势。
良品率高,损耗较低。相较于SoC,Chiplet的尺寸要小得多,有的甚至可以达到一粒沙子的大小,因此芯片制造过程中当晶圆缺陷密度一定时,这种小型化的特点使得Chiplet产生缺陷的概率大大降低,提高良率的同时减少了成本损耗。
提升性能。相较于SoC的单一工艺和材质设计,Chiplet支持将不同功能不同材质不同制程的die集成在一起,各家优势结合,实现芯片性能的翻倍。
降低设计复杂度与研发成本。相较于SoC的整体集成和SIP的整体封装,Chiplet的单元设计还可避免许多重复设计。一旦某个芯片单元设计完成并通过验证,便可在多个芯片系统中进行组装复用,降低了研发成本,缩短了产品上市周期,利于后续产品迭代。
与两种主流芯片的主要对比 |
对比点 |
SoC |
SIP |
Chiplet |
尺寸 |
一般 |
封装体可能较大 |
小 |
灵活性 |
低 |
较高 |
高 |
良品率 |
一般 |
较高 |
高 |
开发周期 |
长 |
较短 |
短 |
主要优点 |
高度集成,功耗小,故障错误风险低,系统功能强大 |
设计相对灵活,支持异质异构集成,可扩展性较高 |
设计灵活,出良率高,支持异质异构集成,开发周期短,资源利用率高 |
主要缺点 |
开发周期长,设计弹性低,维护更新困难 |
散热性能较差,标准化兼容性不够 |
封装技术要求高,垂直热阻较高,总体成本相对较高 |
Chiplet的应用与挑战
在高度智能化的当下,各种系统的异构集成度与日俱增,Chiplet凭借其高性能、设计灵活等良多优点成为了企业在算力时代的新选择,被广泛应用在汽车、通信、云计算及人工智能等领域。
在汽车领域,Chiplet技术可应用于车规级处理器和车载传感器芯片等方面,相比传统的车规级处理器集成多个功能单元,Chiplet的模块化实现了处理器更加灵活高效的设计,满足各车型不同性能需求的定制化设计,而模块化的专精设计还能提高传感器的精度和可靠性。
在通信领域,Chiplet技术可用于设计各种高速通信接口,将通信接口划分为多个Chiplet模块,各模块专注特定功能(如数据编码、解码、流控制等),可以实现更灵活的设计和优化,满足不同通信标准和制式的需求。
在数据中心和云计算方面, Chiplet技术可以帮助服务器实现更高的计算密度和更低的能耗,满足日益增长的数据处理需求以及更大规模的云服务部署,提高计算资源的利用率和灵活性。
在人工智能领域,Chiplet技术也具有显著优势和潜力。例如:基于Chiplet异构集成特性,将通用需求与专用需求解耦,大幅降低芯片设计投入门槛及风险,平衡了下游客户在算法适配、迭代周期、算力成本等各方面痛点;将处理器核心、神经网络加速器和存储器控制器等进行开发,根据所需组装成性能各异的芯片,使AI芯片的开发更具灵活性和可扩展性,满足AI应用的多样化需求。
虽然Chiplet技术已问世良久,在现代半导体行业中也已得到较多应用,但想要完全规模化落地仍然面临着诸多技术挑战。
1. 封装技术升级。Chiplet技术的核心基础是先进封装技术,要达到高效和高密度的封装,需要封装工艺配合桥接芯片,技术门槛和复杂度较高。而将性能、工艺各异的Chiplet封装形成一个异构集成芯片,还需解决电磁干扰、信号干扰、垂直路径热阻等诸多复杂物理问题,对比传统封装,先进封装成本往往更高,这些都给封装技术带来了不小挑战。
2. 芯片设计和验证工具的更新。EDA(Electronics Design Atomation,电子设计自动化)作为贯穿芯片设计、测试、验证等流程的工具,是芯片制造的关键环节。但过去EDA一直用于传统的单芯片设计,而Chiplet需分块设计、独立封装、分别测试,再集成整合测试,对设计工具提出了新的要求。目前针对Chiplet的EDA工具尚不成熟,导致了Chiplet设计复杂度和成本提高,进而影响Chiplet技术的规模化应用与推广,业界迫切需要完全适配于Chiplet 的EDA工具,来对其进行辅助设计。
3.接口与标准的统一。互联是Chiplet的核心之一,不同厂商、不同工艺的Chiplet之间需要高效的接口和协议来确保通信的顺畅与稳定。设计过程中必须考虑各Chiplet之间工艺制程及封装技术的适配性,系统集成和扩展、带宽传输速率及能效等各指标要求。而多项指标往往会相互矛盾,这就对互联接口和协议的设计提出了新的要求。
小结
摩尔定律或许已成过去,但人们对半导体行业的突进,对微观领域的探索不会止步,随着技术不断发展完善,Chiplet面临的挑战有望得到逐步解决,Chiplet产业化将进一步加速,其或将打破过去,构建行业新未来。
参考资料
[1]
《揭秘 Chiplet 芯片技术:摩尔定律拯救者,两个阵营,六个核心玩家》
[2]
《半导体行业深度:算力时代来临,Chiplet先进封装大放异彩》
[3]
《摩尔定律“拯救者”:Chiplet的优势,难点以及对EDA工具的新要求》
[4]
《Chiplet是什么?Chiplet、 SoC、SiP的区别在哪?》
[5]
《探索Chiplet,国内外研究现状(六)》
[6]
《Chiplet,成就下一个芯片生态革命》
[7]
《一文读懂Chiplet和SiP》
[8]
《Chiplet技术在汽车领域的应用与前景探析》