生成式和代理式 AI 应用程序不断增长的计算处理需求刺激了大规模的 AI 基础设施建设，对更快、更高效的数据传输功能的需求从未如此强烈。协议标准和速度正在迅速发展，以提高高性能计算 （HPC）、AI 训练和其他应用的生产力和效率，PCI Express （PCIe） 7.0 的到来就是最新的例子。在 PCIe 7.0 1.0 版规范推出的同时，Cadence 现已推出业界最先进的 PCIe 7.0 子系统解决方案，为 HPC 和 AI/ML 应用的 SoC 构建者提供了其高速协议 IP 工具箱中的另一个工具。        面向 PCIe 7.0 的 Cadence 子系统解决方案具有基于 DSP 的 PHY 和功能丰富的配套控制器，专为满足下一代 AI 训练和 HPC 系统日益增长的数据传输需求而设计。Cadence PCIe 7.0 IP 的早期采用者现在可以访问设计套件。

使用 Cadence PCIe 7.0 IP 提升性能

       Cadence 的 3nm PCIe 7.0 PHY 是一款高性能 NRZ/PAM4 SerDes 多协议 PHY，符合最新的 PCIe 7.0 规范。它提供行业领先的 128GT/s 性能，同时在功率和面积利用率方面实现了显著的效率改进。凭借其高性能、低延迟架构和低功耗，该 IP 非常适合 AI/ML、HPC、数据通信、网络和存储系统中的高带宽、性能关键型应用。

       功能丰富的控制器 IP 支持所有新的 PCIe 7.0 功能，同时保持与先前版本的规范的完全兼容性。高度可扩展和可配置的架构支持最大 512GB/s 的双向聚合带宽。

       完全集成的子系统在子系统测试芯片中进行了硅测试，这使 Cadence 能够在系统级验证 PHY 和控制器功能，并执行严格的一致性和压力测试，以确保通用的互作性和可靠性。作为 PCIe 子系统 IP 交付的一部分，Cadence 还提供验证 IP 和仿真测试平台，以简化硬件集成，以及软件堆栈，使客户能够在芯片可用之前开始基础设施开发。

       “考虑到移动数据的成本，通过高速 I/O 接口进行高效数据移动的设计至关重要，”Cadence 芯片解决方案事业部研发副总裁 Marc Loinaz 表示。“Cadence 的 PHY 和 PCIe 7.0 控制器 IP 具有市场上最低的功耗，经客户验证，使他们能够开发极其节能的 SoC，为更可持续的数据中心做出贡献，同时满足长距离性能要求，并为系统稳健性提供一流的设计余量。借助我们的多通道片上子系统解决方案，我们的客户可以在与其目标应用相匹配的外形尺寸中实现 IP 合规性，从而使他们能够将关键资源集中在 SoC 差异化上。

Cadence 为高能效 PCIe 7.0 解决方案树立新标准

       Cadence PCIe 7.0 的 IP 表现出卓越的性能和可靠性，使早期客户能够设计采用下一代 PCIe 技术的尖端解决方案。

       基于开放标准构建的协作生态系统是推动创新和实现新技术在整个行业中无缝采用的关键。

       “英特尔致力于促进全行业的创新并支持 PCI Express 等开放标准，以帮助客户处理最苛刻的数据中心工作负载，”英特尔高级研究员兼首席 I/O 架构师 Debendra Das Sharma 说。我们期待与 Cadence 以及更广泛的生态系统合作，帮助确保未来解决方案的互作性，为满足行业不断发展的需求铺平道路。

       立讯精密工业股份有限公司光电总经理 Vincent Zeng 表示：“Cadence 展示了其 128GT/s PCIe 7.0 PHY 与 Luxshare LPO 模块 OSFP 800G DR8 连接器互作的稳健性，这是全球首次通过现成的光连接器稳定演示 128GT/s TX 和 RX，使其成为 PCI-SIG DevCon 2024 的亮点。

       “与之前的测试一致，Cadence 的 PCIe 7.0 规范 PHY 在使用我们的 DPO70000SX ATI 性能示波器进行电气测试时展示了稳健的性能，”Tektronix Inc. 性能仪器总经理 Javier Irazola 说，“我们很自豪能够支持 Cadence 在高带宽、超大规模 SoC IP 前沿的创新工作。他们在 PCI-SIG 合规活动中的良好记录继续激发人们对其解决方案和更广泛的 PCIe 生态系统的信心。

Cadence 继续扩展其高级 IP 产品组合

       Cadence PCIe 7.0 规范 IP 是 Cadence 高性能 IP 产品组合的最新成员，具有 112G、224G、D2D 和高级内存 IP，并针对基于小芯片的架构和子系统解决方案进行了优化，可加速 AI 和 HPC 工作负载。