摩根州立大学 （MSU） 最近获得了 Apple 创新补助金，旨在支持工程学院开发芯片和硬件技术。新芯片计划 （NSI） 旨在激励学生为硬件工程、计算机架构和芯片设计领域的职业做好准备。
       密歇根州立大学的 Kevin Kornegay 博士和其他负责实现 NSI 目标的创新教授正在利用资金和支持为学生创造宝贵的实践经验。密歇根州立大学的教师可以通过邀请主题专家就集成电路设计和计算机架构等主题提供客座讲座来增强 NSI 课程，提供有关硅设计理论和实践的实用见解。课程序列从“电气和计算机工程导论”（EEGR 105）开始，大二学生学习电路设计的实践技能，然后进入 NSI 计划中的关键课程：新的“数字集成电路设计流片课程”（EEGR 463）。EEGR 463 与加州大学伯克利分校提供的类似课程同时进行，讲座、作业和实验室相同，加州大学伯克利分校的教师与密歇根州立大学的助教步调一致。

       “通过与加州大学伯克利分校和行业合作伙伴 Cadence、英特尔等合作，在密歇根州立大学注册我的 EEGR 463 课程的学生获得了从 RTL 到制造的芯片设计的宝贵实践经验。通过利用 Intel 16 和 Cadence 工具流程，包括 Genus、Innovus、Tempus 和 Pegasus 技术，学生将他们的想法从概念变为现实，使自己与其他希望在电子行业开启职业生涯的人区分开来。
       流片是电路送去制造之前的最终设计过程，因此在本课程中，学生团队创建设计规范并实施流片的物理设计和验证。Kornegay 博士课程的学生使用英特尔 PDK 成功流片，并利用基于 Cadence 的工具流程，使用英特尔的 16 纳米 FinFET 技术芯片制造设施创建了从构思到实现的芯片。这一成功表明了资金可以产生的影响，以及它将如何有助于让这些学生在行业领先公司获得职位。

       除了资金之外，公司还必须在更短的时间内制造出可消耗的技术，以便学生可以在一两个学期内学习和实施它。英特尔 16 级节点是通往 FinFET 的理想网关。它使用更少的掩码和更简单的后端设计规则，并得到包括 Cadence 在内的所有领先电子设计自动化 （EDA） 和 IP 公司的支持。然而，英特尔大学穿梭计划在学术界的与众不同之处在于，它提供了对英特尔 16 和即将推出的英特尔 18A 等行业标准流程的访问，因此学生可以在开始职业生涯之前获得实践经验。

       “英特尔很高兴向密歇根州立大学的学生提供我们的 PDK，以便他们能够在我们最新的流程之一上构建他们的想法，确保学生熟悉我们和我们的客户使用的相同流程，为他们作为该行业的新大学毕业生取得成功做好准备。
       Cadence 热衷于通过在课堂和实验室中随时提供设计流程所需的所有工具，包括支持不同的行业工具，使学生能够获得实际经验，例如英特尔 16 定制/模拟流程。Cadence 的 Virtuoso Studio 由 Virtuoso 原理图编辑器、Virtuoso 布局套件、Virtuoso ADE 套件和集成的 Spectre X 模拟器组成，已通过 Intel 16 技术认证。这些工具都得到了增强，以更好地管理拐角仿真、统计分析、设计居中和电路优化。

       此外，Cadence 设计 IP 已针对 Intel 16 技术进行了移植和芯片测试，包括 PCI Express （PCIe） 5.0;25G-KR以太网多协议PHY;适用于支持 PCIe 3.0 和 USB 3.2 等标准的消费类应用的多协议 PHY;LPDDR5/4/4X内存多标准PHY;以及用于相机和显示器的 MIPI D-PHY v1.2。工业界和学术界之间的合作将影响电子行业的劳动力和技术的未来。

       “Cadence 很荣幸能与密歇根州立大学合作，并感谢实验室为培养下一代半导体工程师所做的工作。拥有与我们许多客户一样使用相同商业工具、流程和流程的经验的应届大学毕业生可以提高他们与新来的硅芯片设计人员的生产力。
       通过工业界和学术界的时间、金钱和技术投入，我们可以有效地培养下一代创新者，以解决影响整个行业的劳动力短缺问题。密歇根州立大学的教授们已经证明这是成功的秘诀。祝贺成功发送芯片进行流片的学生，以及为实现这一目标发挥作用的教授、助教和行业专家。这些学生改变技术的未来只是时间问题。